PAT-NO:

JP408235143A

DOCUMENT-IDENTIFIER: JP 08235143 A

TITLE:

PARALLEL COMPUTER OF CLUSTER CONSTITUTION

PUBN-DATE:

September 13, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

ANDO, NORIYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

KOFU NIPPON DENKI KK N/A

APPL-NO: JP07039545

APPL-DATE: February 28, 1995

INT-CL (IPC): G06F015/177

ABSTRACT:

PURPOSE: To perform exclusive control, synchronous control, and communication control fast among arithmetic processors in different clusters.

CONSTITUTION: The parallel computer of cluster constitution composed of plural clusters 10-1n and an inter-cluster connecting network connecting them is provided with an inter-cluster communication register device 3 that the arithmetic processors in all the clusters can access for reading and writing, and this register device 3 is connected to the inter-cluster connecting network 2 to assign common variables used for the exclusive control, synchronous control, and communication control to the inter-cluster communication register device 3. Consequently, the time of access to the common variables is shortened and the access throughput is improved.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-235143

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl.⁸

G06F 15/177

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/16

400S

審査請求 有 請求項の数4 OL (全 7 頁)

(21)出願番号

特願平7-39545

(22)出願日

平成7年(1995)2月28日

(71)出顧人 000168285

甲府日本電気株式会社

山梨県甲府市大津町1088-3

(72)発明者 安藤 憲行

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 クラスタ構成の並列計算機

(57)【要約】

【目的】 異なるクラスタの演算プロセッサ間の排他制御、同期制御、通信制御を高速に処理実行する。

【構成】 複数個のクラスタ10~1nと、それらを結合するクラスタ間相互結合網2より構成されるクラスタ構成の並列計算機において、全てのクラスタ内の全ての演算プロセッサよりリードアクセス、およびライトアクセス可能なクラスタ間通信レジスタ装置3を設け、これをクラスタ間相互結合網2に接続することにより、排他制御、同期制御、通信制御で用いる共有変数を、このクラスタ間通信レジスタ装置3に割り当てる。

【効果】 共有変数のアクセスタイムの高速化、および アクセススループットの向上ができる。



20 る。

1

【特許請求の範囲】

【請求項1】 それぞれが、複数の演算プロセッサと、主記憶装置と、これら演算プロセッサ及び主記憶装置を接続するクラスタ内相互結合網とから成る複数のクラスタと

該複数のクラスタを接続するクラスタ間相互結合網とで 構成されるクラスタ構成の並列計算機において、

前記クラスタ間相互結合網に接続され、前記演算プロセッサから高速にリードアクセス及びライトアクセス可能な複数アドレスを有するクラスタ間通信レジスタ装置を 10 設けて、専用のポートを付加し、

前記クラスタ間相互結合網は、前記クラスタからのリクエストがクラスタ間データ転送ならば行き先のクラスタ番号、またクラスタ間通信レジスタ装置アクセスならば前記クラスタ間通信レジスタのボート番号をそれぞれルーティングアドレスとする制御部を有し、

クラスタ間にわたる複数演算プロセッサ間の同期制御、 排他制御及び通信制御には前記クラスタ間通信レジスタ 装置を使用するよう構成された制御プログラムを実行す ることを特徴とするクラスタ構成の並列計算機。

【請求項2】 前記各クラスタ内において、前記クラスタ内相互結合網に接続される高速のクラスタ内通信レジスタ装置を付加し、

前記制御プログラムは、同一クラスタ内の演算プロセッサ間の同期制御、排他制御及び通信制御なら前記クラスタ内通信レジスタ装置を使用するように最適化されたことを特徴とする請求項1記載のクラスタ構成の並列計算機。

【請求項3】 前記各クラスタ内において、前記クラスタ内相互結合網に接続され、前記クラスタ間通信レジス 30 夕装置の写しを保持しておき、前記クラスタ間通信レジスタ装置に対するリードアクセス時に読み出される高速のクラスタ間通信レジスタコピー装置を付加したことを特徴とする請求項1及び請求項2記載のクラスタ構成の並列計算機。

【請求項4】 前記クラスタ間相互結合網又は前記クラスタ内相互結合網をクロスバースイッチ構成としたことを特徴とする請求項1又は請求項2記載のクラスタ構成の並列計算機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はクラスタ構成の並列計算 機に関する。

[0002]

【従来の技術】従来のクラスタ構成の並列計算機は、複数個のクラスタと、それらを結合するクラスタ間相互結合網より構成されている。クラスタとは、複数個の演算プロセッサ,主記憶装置およびクラスタ間相互結合網間を接続するクラスタ内相互結合網より構成される並列計算機ノードのことを言う。

2

【0003】クラスタ間相互結合網は、結合網タイプとして、例えばフルクロスバー(スロスバースイッチ)を選択することができるが、この結合網はクラスタ間の通信(アクセス)のルーティングしか行わない。

【0004】従って、異なるクラスタに属する複数個の演算プロセッサ間において、排他制御、同期制御、通信制御を行う為には、例えば、富田眞治・末吉敏則共著「並列処理マシン」(電子情報通信学会編、オーム社発行)P. 117~120にも記載されている技術を使用して、いずれか一方のクラスタ内の主記憶装置に、一方の演算プロセッサが共有変数値を書き込み、これをもう一方の演算プロセッサが読み出すことが必要になる。つまり、2つの演算プロセッサの内、一方は自分のクラスタ内の主記憶装置へのアクセス(これをローカルアクセスと言う)となり、もう一方は他方のクラスタ内の主記憶装置へのアクセス(これをリモートアクセスと言う)になる。リモートアクセスの場合は、自プロセッサが属するクラスタとは異なるクラスタへアクセスする為、クラスタ間相互結合網を介してアクセス要求が伝達され

【0005】一般にクラスタ内の複数個の演算プロセッサと主記憶装置を接続する結合網は、比較的速いアクセスタイムと高いメモリスループットが得られるように密に結合されるよう構成される。一方、複数個のクラスタを接続する結合網は、実装技術および回路技術等の制約より、比較的遅いアクセスタイムと低い通信スループットで疎に結合される。従って、リモートアクセスはローカルアクセスに比べ、アクセス性能が低く、クラスタ構成の並列計算機の性能を向上する為には、リモートアクセスの頻度をなるべく低く抑えることがポイントとなる。

【0006】また、クラスタ構成の並列計算機に限らず、複数個の演算プロセッサを持つ並列計算機においては、並列処理を行おうとすると、異なる演算プロセッサ間で共有データのやり取りが発生する。特に、同期制御、排他制御、通信制御は、並列計算機で実行する並列処理において、並列実行が十分なされない所であり、高並列になるに従い、これら制御の全体に及ぼす影響は非常に大きくなる。従って、これら制御の処理時間を低減40することは、並列計算機の性能向上に及ぼす効果は非常に大きいものである。

[0007]

【発明が解決しようとする課題】上述した従来のクラスタ構成の並列計算機では、同期制御、排他制御、通信制御を行う場合、これらの制御で用いる共有変数の確保される領域は、クラスタ内の主記憶装置となる。この場合、他クラスタからのアクセスはリモートアクセスとして、クラスタ内演算プロセッサから同クラスタ内主記憶装置へのアクセスであるローカルアクセスとは別制御で50処理される。ところで、リモートアクセスは一般的にア

3

クセスタイムは、クラスタ間の物理的距離の遠さによる アクセスディレーと、リモートアクセス先クラスタ内で のクラスタ内アクセスとの競合ディレーにより、非常に 遅いものになる。従って、あるクラスタの主記憶に共有 変数を割り当てた場合、頻繁にリモートアクセスが必要 となる為、上記制御のオーバヘッドは非常に大きなもの となり、システム全体の性能を劣化させる要因となると いう問題点がある。

[8000]

【課題を解決するための手段】第1の本発明は、それぞ 10 れが、複数の演算プロセッサと、主記憶装置と、これら 演算プロセッサ及び主記憶装置を接続するクラスタ内相 互結合網とから成る複数のクラスタと、該複数のクラス タを接続するクラスタ間相互結合網とで構成されるクラ スタ構成の並列計算機において、前記クラスタ間相互結 合網に接続され、前記演算プロセッサから高速にリード アクセス及びライトアクセス可能な複数アドレスを有す るクラスタ間通信レジスタ装置を設けて、専用のポート を付加し、前記クラスタ間相互結合網は、前記クラスタ からのリクエストがクラスタ間データ転送ならば行き先 20 のクラスタ番号、またクラスタ間通信レジスタ装置アク セスならば前記クラスタ間通信レジスタのポート番号を それぞれルーティングアドレスとする制御部を有し、ク ラスタ間にわたる複数演算プロセッサ間の同期制御、排 他制御及び通信制御には前記クラスタ間通信レジスタ装 置を使用するよう構成された制御プログラムを実行する ことを特徴とする。

【0009】第2の本発明は、第1の本発明に対して、 各クラスタ内において、前記クラスタ内相互結合網に接 続される高速のクラスタ内通信レジスタ装置を付加し、 前記制御プログラムは、同一クラスタ内の演算プロセッ サ間の同期制御、排他制御及び通信制御なら前記クラス タ内通信レジスタ装置を使用するように最適化されたこ とを特徴とする。

【0010】第3の本発明は、第1の本発明又は第2の 本発明に対して、各クラスタ内において、前記クラスタ 内相互結合網に接続され、前記クラスタ間通信レジスタ 装置の写しを保持しておき、前記クラスタ間通信レジス 夕装置に対するリードアクセス時に読み出される、高速 のクラスタ間通信レジスタコピー装置を付加したことを 40 特徴とする。

【0011】第4の本発明は、第1の本発明におけるク ラスタ間相互結合網又は第2の本発明のクラスタ内相互 結合網をクロスバースイッチ構成としたことを特徴とす る。

[0012]

【作用】本発明は、主記憶装置より高速なクラスタ間通 信レジスタ装置を設けてクラスタ間相互結合網に接続し て、同期制御、排他制御、通信制御等を行う場合の共有 変数の確保領域とすることにより、共有変数のアクセス 50 のクラスタ内相互結合網220を経て、他クラスタの主

タイムの高速化とアクセススループットの向上が可能化 する。

[0013]

【実施例】以下、本発明の実施例を図面を用いて詳細に 説明する。

【0014】図1は第1の本発明のクラスタ構成の並列 計算機のシステム構成例を示している。10、11、 …、1 nは各クラスタを示す。クラスタ10~1 nは単 体だけで、図2に示すように1つの並列計算機を構成し ている。2は各クラスタを結合するクラスタ間相互結合 網を示している。各クラスタ10~1 nはクラスタ間相 互結合網2に対し1ポート分用意され、このポートとク ラスタ間結合網2はリンクで結合される。従って、クラ スタ間相互結合網はクラスタの個数をnとするならば、 n入力、n出力のネットワーク構成になる。3は本発明 で設けられたクラスタ間通信レジスタ装置を示す。

【0015】クラスタ間のリクエストの通信は全て、ク ラスタ間相互結合網2を経由することになる。クラスタ 間相互結合網2は、同一のクラスタヘリクエスト要求を する複数個のリクエストが同時に到着した場合に対し、 これを競合調停し、リクエストのルーティングを行う機 能を有している。

【0016】図2はクラスタ10~1 nそれぞれを構成 例を示している。200、201、…、20mは演算プ ロセッサを示しているので、n個のクラスタで各クラス タにm子の演算プロセッサを有するならば、並列計算機 システムでn×m個の演算プロセッサを持っていること になる。230はクラスタ内の主記憶装置を示す。この 主記憶装置230をアクセスすることができるのは、自 クラスタ内の演算プロセッサと、他クラスタの演算プロ セッサ両方が可能であるとする。自クラスタ内の演算プ ロセッサが自クラスタ内の主記憶装置をアクセスするこ とをローカルアクセス、他クラスタの主記憶装置をアク セスすることをリモートアクセスと言う。

【0017】220はクラスタ内相互結合網を示す。ク ラスタ内相互結合網220は自クラスタ内の各演算ウロ セッサ210~21mと主記憶装置230を結合する。 また、1ポート分がクラスタ間相互結合網2へのアクセ スパスとして用意されている。従って、クラスタ間相互 結合網2は、自クラスタ内の複数個の演算プロセッサか ら送られるローカルアクセスと、クラスタ間相互結合網 より送られるリモートアクセスに対して、リクエストの 競合調停を行い、各リクエストを所望の主記憶装置、演 算プロセッサ、クラスタ間相互結合網2にルーティング する機能を有している。

【0018】他クラスタの主記憶装置230ヘリモート アクセスを行う場合には、リクエストの経路は、自演算 プロセッサを起点として、自クラスタ内のクラスタ内相 互結合網220、クラスタ間相互結合網2、他クラスタ

10

20

5

記憶装置230へ至り、アクセス後のリプライは、上記パスの逆向きにアクセスが経由されることになる。

【0019】図3はクラスタ間通信レジスタ装置3の構成例を示す。このクラスタ間通信レジスタ装置3は、複数個のワードより構成される通信レジスタとしてのRAM301と、通信レジスタアクセスを制御する通信レジスタ制御部310と、クラスタ間相互結合網2へのインターフェース機能をもつリクエストパケット制御部311及びリプライパケット制御部312を主な構成要素とする。RAM301は、主記憶装置230より高速で、0番地から連続的にアドレス番号が振られている。演算プロセッサからの通信レジスタアクセスでは、RAM301のアドレスを指定することにより、アクセスする通信レジスタのワードを決めることが出来る。

【0020】また、このRAM301をアクセスする為にライトレジスタ302、アドレスレジスタ303及びリードレジスタ304が備えられており、ライトイネーブル305及びリードイネーブル306が供給される。RAM301にアクセスしない場合は、ライトイネーブル、リードイネーブル共"0"値にする。

【0021】RAM301に対してライトを行う場合、ライトイネーブルを"1"値にし、ライトをするワードのアドレスをアドレスレジスタ303に入れ、ライトをするデータをライトレジスタ302に入れる。次にタイミングで、ライトレジスタ302の値はアドレスレジスタ303で指定されたワードに対しライトされる。

【0022】また、RAM301に対してリードを行う場合、リードイネーブルを"1"値にし、リードするワードのアドレスをアドレスレジスタ303に入れる。次のタイミングでアドレスレジスタ303で指定されたワ 30ードの値は、リードレジスタ304へ入れられる。これら、RAM周辺部の各レジスタの制御は、通信レジスタ制御部310で制御する。

【0023】リクエストパケット制御部311は、クラスタ間相互結合網2により到着するリクエストに対する処理を行う。相互結合網2よりリクエストを受け取ったならば、コードフィールドでデコードし、ロードアクセスなのかストアアクセスなのかも判断する。このデコード結果は通信レジスタ制御部310に送られる。リプライパケット制御部312は、RAM301に対し、リー40ドレジスタ304内のデータをリプライのデータフィールドとして構成し、クラスタ間相互結合網2に対するリプライリクエストを生成する機能を有する。

【0024】次に、各通信レジスタアクセスにおける、クラスタ間通信レジスタ装置3内での処理方法について述べる。ストアアクセスならば、アドレスフィールドで示されたアドレスのRAM301のワードに対し、データフィールド内のデータを書き込む制御となる。即ち、書き込むタイミングにおいて、アドレスフィールド内の通信レジスタアドレスをアドレスレジスタ303に入れ50

6

る。また、データフィールド内の書き込みデータをライトレジスタ302に入れる。同時にライトイネーブルを"1"値にすることにより、次にタイミングでストアアクセスが完了する。一方、ロードアクセスならば、アドレスフィールドで示されたアドレスのRAM301のワードの値を読みだし、これを、リプライのデータとし、クラスタ間相互結合網2に送出する制御となる。即ち、読み出すタイミングにおいて、アドレスフィールド内の通信レジスタアドレスをアドレスレジスタ303に入れ、同時にリードイネーブルを"1"値にする。次のタイミングでリプライリクエスト制御部312に送られ、ここでリプライリクエストを構成し、クラスタ間相互結合網2に送出する。

【0025】図4は、クラスタ間相互結合網2の構成例を示す。本例ではクラスタ間相互結合網3の基本構成としてフルクロスバースイッチを用いている。クラスタ間相互結合網3の構成としては、バス、リング等多くのネットワーク構成が本発明の適応できるが、演算プロセッサAから通信レジスタへのリクエストと、演算プロセッサBからの通信レジスタ乙へのリクエストが同時に到達した時に、競合(ブロッキング)が発生しないネットワーク構成が望ましい。フルクロスバーは全くブロッキングが生じない。

【0026】本フルクロスバースイッチは、(n+1)ポート入力(n+1)ポート出力であり、各々n個のクラスタと、1個のクラスタ間通信レジスタ装置3に接続される。即ち、入力ポートの0からn-1ポートは各クラスタに接続され、nポートは通信レジスタ装置に接続される。出力ポートの接続方法も同様である。

【0027】400、400、 \cdots 40nは(n+1)個の入力ポート、410、411、 \cdots 41nは入力バッファを示している。420、421、 \cdots 42nは入力ポートから来るリクエストと入力バッファからのリクエストを選択する2ウェイのセレクタである。430、431、 \cdots 43nは(n+1)ウェイのセレクタ、440、441、 \cdots 44nは(n+1)個の出力ポートを示している。450はクロスバー制御部を示している。

【0028】次に本クロスバースイッチでのリクエストルーティング処理について述べる。入力ボートよりクラスタが送出したリクエストが到着したならば、リクエスト内のルーティングアドレスフィールドをクロスバー制御部550に送る。ここのフィールドには(n+1)個の出力ボートのうち、どの出力ボートに通過したいかが書かれている。ここで、クラスタ間データ転送ならば、行き先のクラスタ番号がルーティングアドレスになり、クラスタ間通信レジスタアクセスならば、ルーティングアドレスはnボートとなっている。

) 【0029】クロスバー制御部450は同一の出力ポー

トに対し、同時に通過要求を出している複数個のリクエ ストに対し、ポートの優先度に従い1つのリクエストを 選択する。選択した入力ポート番号は、その出力ポート 対応の(n+1)ウエイセレクタのセレクト信号として 送られ、選択されたリクエストは (n+1) ウエイセレ クタを通過し、出力ポートに達する。選択されなかった リクエストは、入力バッファに一時的に格納され、次の タイミングで再度クロスバー制御部450に対しリクエ スト通過要求を出す。クロスバー制御部550は、故意 にあるポートのリクエスト通貨が遅れらせることがない 10 ように、公平なポート優先度を持つ必要がある。

【0030】図5は、第2の本発明のクラスタの構成例 を示している。システム構成は図1に示した第1の本発 明の構成と同一である。但し、本発明の各クラスタ内に おいて、図5に示すように、クラスタ内通信レジスタ装 置530が設けられる。クラスタ内相互結合網510 は、クラスタ内通信レジスタ装置用にアクセスポートを 1つ用意し、このポートとクラスタ内通信レジスタ装置 530はアクセスパスで結合される。各演算プロセッサ 500、501、…50mが発行するクラスタ内通信レ 20 ジスタアクセスは、クラスタ内相互結合網510により ルーティングされ、上記アクセスパスを経由してクラス タ内通信レジスタ装置530に到達する。

【0031】但し、クラスタ内通信レジスタ装置530 をアクセスできるのは、そのクラスタ内の演算プロセッ サに限るものとする。即ち、他クラスタの演算プロセッ サからのリモートアクセスを処理実行する機能は、クラ スタ内相互結合網510およびクラスタ内通信レジスタ 装置530には有していない。

【0032】クラスタ内通信レジスタ装置530の構成 30 は、図3に示したクラスタ間通信レジスタ装置3と同一 の構成である。即ち、クラスタ内通信レジスタ装置53 Oも複数個のワードより構成されるRAMと、通信レジ スタアクセスを制御する通信レジスタ制御部と、クラス タ内相互結合網510へのインターフェース機能をもつ リクエストパケット制御部及びリプライパケット制御部 より構成される。RAMはO番地から連続的にアドレス 番号が振られている。演算プロセッサからの通信レジス タアクセスでは、この通信レジスタアドレスを指定する ことにより、アクセスする通信レジスタのワードを決め 40 ることが出来る。

【0033】次に、第3の本発明として、クラスタ内 に、図5に示したクラスタ内通信レジスタ装置の他に、 図1に示したクラスタ間通信レジスタ装置のコピーを保 持するクラスタ間通信レジスタコピー装置を設けたもの が考えられる。

【0034】クラスタ内通信レジスタは第2の本発明に おけるクラスタ内演算プロセッサ専用の通信レジスタで あり、クラスタ間通信レジスタコピー装置はクラスタ間

8 より構成され、常にクラスタ間通信レジスタ装置と同一 内容がコピーされている。

【0035】クラスタ間通信の場合、アクセスは次のよ うに処理される。リードアクセスならばクラスタ間通信 レジスタコピー装置に対しアクセスを行う。

【0036】一方、ライトアクセスならばクラスタ間通 信レジスタ装置に対しアクセス行う。テスト&セット系 のアクセスもライト動作が入るのでライトアクセスと同 じ処理となる。クラスタ間通信レジスタ装置はライト動 作が入ると、ライトをしたRAMのアドレスとライトデ ータを制御リクエストとして構成し、これを全クラスタ のクラスタ間通信レジスタコピー装置にブロードキャス トする。各クラスタ間通信レジスタコピー装置はこの制 御リクエストを受け取ったならば、そのアドレスが示す 通信レジスタコピーの同一アドレスに対しデータ内容を 書き込む。以上の処理を行うことで、クラスタ間通信レ ジスタ装置とクラスタ間通信レジスタコピー装置との一 貫性を保証することができる。

[0037]

【発明の効果】第1の本発明は、以上に説明したよう に、共有変数割り当て領域を、クラスタの主記憶装置か らクラスタ間通信レジスタへ変えることにより、主記憶 装置へのリモートアクセスからクラスタ間通信レジスタ アクセスにすることができる。従って、クラスタ間の物 理的遠距離より生じるアクセスディレー分や、他クラス 夕内競合によるディレー分を無くすことが可能となり、 クラスタ間に渡る複数個の演算プロセッサ間の同期制 御、排他制御、通信制御等における共有変数アクセスを 高速に実行可能となる。

【0038】また、第2の本発明は、クラスタ内通信レ ジスタとクラスタ間通信レジスタの2階層の通信レジス タを持つことになり、複数個の演算プロセッサ間の同 期、排他、通信制御において、それら制御プログラムの 最適化を行うことで、より高速な実行が可能になる。例 えば、同期制御、排他制御、通信制御を行うプログラム において、これを実行する複数個の演算プロセッサが同 一クラスタに閉じているならば、そのクラスタ内のクラ スタ内通信レジスタを使用するように変数を割り当て る。複数個の演算プロセッサが異なるクラスタに渡って しまう場合には、クラスタ間通信レジスタを使用するよ うに変数を割り当てる。

【0039】また、システムの全演算プロセッサの同期 制御を行う場合でも、通信レジスタの階層構造を用いる ことにより、高速な実行が可能となるプログラムの最適 化ができる。これは、各クラスタにおいて、クラスタ内 通信レジスタを用いて、クラスタ内全演算プロセッサの 同期を取ってから、クラスタ代表の演算プロセッサがク ラスタ間通信レジスタを用いて、クラスタの同期を取る ようなプログラム構成にする。このようにすることによ 通信レジスタ装置と同一容量のワードを有するRAMに 50 り、クラスタ内ではクラスタ内通信レジスタを用いた、

10

局所的に高速な同期処理が可能となり、また、クラスタ 代表のみがクラスタ間通信レジスタにアクセスするの で、アクセス競合が低減できる。

【0040】また、第3の本発明は、クラスタ内にクラ スタ間通信レジスタのコピーをとっておくことにより、 リードアクセスがクラスタ内の通信レジスタアクセスと なる為、スピンロック等で発生する頻発するリードアク セスの集中が各クラスタ毎に分散緩和され、同期制御、 排他制御のオーバヘッド削減に大きな効果を生むことが できる。

【図面の簡単な説明】

【図1】第1の本発明の並列計算機システムの構成例を 示す図である。

【図2】第1の本発明におけるクラスタの構成例を示す 図である。

【図3】第1、第2、第3の本発明におけるクラスタ間 通信レジスタ装置、クラスタ内通信レジスタ装置及びク ラスタ間通信レジスタコピー装置の構成例を示す図であ る。


【図4】第1の本発明におけるクラスタ相互結合毛の構 20 成例を示す図である。

【図5】第2の本発明におけるクラスタの構成例を示す 図である。


【符号の説明】

- 10, 11, $12\sim1$ n クラスタ
- クラスタ間相互結合網
- クラスタ間通信レジスタ装置 3
- 210, 211, 212~21n, 500, 501, 5
- 演算プロセッサ 02~50n
- 220,510 クラスタ内通信レジスタ装置
- 主記憶装置 230, 520
- 301 RAM
- 10 302 ライトレジスタ
 - アドレスレジスタ 303
 - 304 リードレジスタ
 - リードイネーブル 305
 - 306 ライトイネーブル
 - 310 通信レジスタ制御部
 - リクエストパケット制御部 311
 - リプライパケット制御部 312 400, 401~40n
 - 入力ポート
 - 410, 411~41n 入力バッファ $420.421\sim42n$ 2ウェイセレクタ
 - 430, 431~43n (n+1)ウェイセレクタ
 - 440, 441~44n 出力ポート
 - クロスバー制御部。 450

【図1】



【図2】



【図5】

